來源：內容編譯自「anandtech」，謝謝。
JEDEC固態技術協會今天將發布其下一個主流存儲器標準DDR5 SDRAM的最終規範，這將標誌著計算機存儲器開發的一個重要里程碑。自90年代末以來，DDR的最新版本一直在驅動PC，伺服器以及所有產品之間的發展，DDR5再次擴展了DDR內存的功能，使峰值內存速度提高了一倍，同時也大大增加了內存大小。
預計到2021年，基於新標準的硬體將在伺服器級別開始採用，然後再推廣到客戶端PC和其他設備。
DDR5規範最初計劃於2018年發布，今天的發布相對於JEDEC的原定計劃有些落後，但並沒有降低新存儲器規範的重要性。像之前的DDR每次疊代一樣，DDR5的主要重點再次是提高內存密度和速度。JEDEC希望將兩者都提高一倍，最大內存速度設置為至少6.4Gbps，而單個封裝的LRDIMM的容量最終將達到2TB。
一直以來，存在一些較小的更改以支持這些目標或簡化生態系統的某些方面，例如，DIMM上的電壓調節器以及晶片上的ECC。
變得更大：更密的內存和晶片堆疊
我們首先簡要介紹一下容量和密度，因為與DDR4相比，這是對標準最直接的更改。DDR5的設計時間跨度為數年，它將允許單個存儲晶片達到64Gbit的密度，這比DDR4的最大16Gbit密度高出4倍。結合die堆疊，可以將多達8個管芯die為一個晶片，那麼40個單元的LRDIMM可以達到2TB的有效存儲容量。或者對於更不起眼的無緩衝DIMM，這意味著我們最終將看到典型雙列配置的DIMM容量達到128GB。
當然，當晶片製造趕上規範允許的範圍時，DDR5規範的峰值容量將用於該標準生命周期的後期。首先，內存製造商將使用當今可達到的密度8Gbit和16Gbit晶片來構建其DIMM。因此，雖然DDR5的速度提升將是相當立即的，但是隨著製造密度的提高，容量的提升將更加緩慢。
更快：一個DIMM，兩個通道
DDR5的另一部分是關於再次增加內存帶寬。每個人都希望獲得更高的性能（尤其是隨著DIMM容量的增長），並且毫不奇怪的是，為了實現這一目標，在規範中進行了大量工作。
對於DDR5而言，JEDEC希望比DDR存儲器規範更積極地開始工作。通常，新標準是從上一個標準開始的地方開始的，例如從DDR3到DDR4的過渡，DDR3正式停止在1.6Gbps，而DDR4從那裡開始。但是，對於DDR5，JEDEC的目標是更高的，該組織預計將以4.8Gbps的速度推出，比DDR4的官方3.2Gbps最大速度快約50％。在隨後的幾年中，該規範的當前版本允許的數據速率高達6.4Gbps，是DDR4官方峰值的兩倍。
當然，愛好者會注意到DDR4已經超過了官方規定的最大3.2Gbps（有時遠高於），並且DDR5最終可能會走類似的路線。不論具體數字如何，其基本目標是使單個DIMM的可用帶寬翻倍。因此，如果SK海力士確實在本十年後期實現了DDR5-8400的目標，也不要感到驚訝。
這些速度目標的基礎是DIMM和內存總線上的更改，以便每個時鐘周期饋送和傳輸大量數據。與DRAM速度一樣，最大的挑戰來自DRAM核心時鐘速率缺乏進展。專用邏輯仍在變得越來越快，存儲器總線也在變得越來越快，但是支撐現代存儲器的基於電容器和電晶體的DRAM的時鐘頻率仍然不能超過幾百兆赫茲。
因此，為了從DRAM裸片中獲得更多收益（以保持內存本身正在變得越來越快並提供實際上更快的內存總線的錯覺），需要越來越多的並行性。DDR5再次提高了賭注。
此處最大的變化是，與我們在LPDDR4和GDDR6等其他標準中看到的情況類似，單個DIMM被分解為2個通道。DDR5不會為每個DIMM提供一個64位數據通道，而是為每個DIMM提供兩個獨立的32位數據通道（考慮ECC時為40位）。同時，每個通道的burst length從8位元組（BL8）翻倍到16位元組（BL16），這意味著每個通道每次操作將交付64位元組。與DDR4 DIMM相比，以兩倍於額定內存速度（相同核心速度）運行的DDR5 DIMM將在DDR4 DIMM傳輸一個DDR4 DIMM的時間內提供兩個64位元組操作，從而使有效帶寬增加了一倍。
總體而言，內存操作的魔術數字仍然是64位元組，因為這是標準高速緩存行的大小。DDR4樣式的內存上較大的burst length將帶來128位元組的操作，這對於單個高速緩存行而言太大，並且如果存儲器控制器不希望占用兩行的書序數據的值，這充其量會導致效率/利用率損失。相比之下，由於DDR5的兩個通道是獨立的，因此內存控制器可以從不同的位置請求64個位元組，這使其更適合處理器的實際工作方式，並且避免了利用率打折扣（utilization penalty）。
這樣一來，對標準PC台式機的最終影響將是，代替今天的DDR4規劃，即兩個DIMM填充兩個通道以進行2x64位設置，而DDR5系統將在功能上表現為4x32位設置。內存仍將成對安裝-我們不會回到安裝32位SIMM的時代-但現在最低配置是DDR5較小通道中的兩個。
這種結構變化還會在其他地方產生連鎖反應，尤其是在這些較小的通道中最大化使用。DDR5引入了更細粒度的存儲體刷新功能，該功能將允許某些存儲體在使用中的同時進行刷新。這樣可以更快地進行必要的刷新（電容器充電），從而保持等待時間，並使未使用的存儲庫儘快可用。存儲體組的最大數量也從4個增加到8個，這將有助於減輕順序存儲訪問帶來的性能損失。
快速總線服務：決策反饋均衡
相比尋找增加DRAM DIMM並行化數量的方法，增加總線速度既簡單又困難：這種想法在概念上很簡單，在執行上也很困難。最終，要使DDR的內存速度提高一倍，DDR5的內存總線的運行速度必須是DDR4的兩倍。
DDR5進行了幾處更改以實現這一目標，但是令人驚訝的是，存儲總線沒有任何大規模的根本更改，例如QDR或差分信令（differential signaling）。取而代之的是，JEDEC及其成員已經能夠使用經過稍微修改的DDR4總線版本實現其目標，儘管這種總線必須在更嚴格的公差範圍內運行。
這裡的關鍵驅動因素是決策反饋均衡（Decision Feedback Equalization：DFE）的引入。在非常高的水平上，DFE是一種通過使用來自內存總線接收器的反饋來提供更好的均衡效果來減少 inter-symbol 干擾的方法。更好的均衡又可以使DDR5內存總線以更高的傳輸速率運行所需的更清晰的信號傳輸，而不會發生任何故障。同時，標準中的一些較小更改進一步幫助了這一點，例如添加了新的改進訓練模式，以幫助DIMM和控制器補償內存總線上的微小時序差異。
更簡單的主板，更複雜的DIMM：DIMM上的電壓調節
隨著內核在密度和存儲速度方面的變化，DDR5再次提高了DDR存儲器的工作電壓。根據規格，DDR5的Vdd為1.1v，低於DDR4的1.2v。像過去的更新一樣，這將提高內存相對於DDR4的電源效率，儘管到目前為止，功耗提升的幅度不如DDR4和早期標準。
JEDEC還在DDR5內存標準中引入來對DIMM的電壓調節方式進行相當重要的更改。簡而言之，電壓調節正從主板移至各個DIMM，而DIMM則負責其自身的電壓調節需求。這意味著DIMM現在將包括一個集成的穩壓器，並且適用於從UDIMM到LRDIMM的所有內容。
DDR5 DIMM：仍為288針，但引腳排列已更改
最後，正如早期供應商原型中已經廣泛證明的那樣，DDR5將保持與DDR4相同的288針數。這反映了DDR2到DDR3的過渡，此處的引腳數在240個引腳處也保持相同。
但是，不要期望在DDR4插槽中使用DDR5 DIMM。儘管引腳數沒有改變，但引腳排列卻是為了適應DDR5的新功能，尤其是其雙通道設計。
這裡最大的變化是命令和地址總線正在收縮和分區（ shrunk and partitioned），其引腳被重新分配給第二個存儲通道的數據總線。DDR5將具有兩個7位CA總線，而不是單個24位CA總線，每個通道一個。當然，7隻是舊總線的一半，因此對於交換的存儲控制器來說，事情變得越來越複雜。
現在開始送樣，在接下來的12-18個月內開始採用
與其他JEDEC規範發布一樣，今天的發布要少一些產品，而更多的是要由開發委員會設置供其成員使用的標準。從一開始就參與DDR5開發過程的主要內存製造商已經開發了DIMM原型，現在正在考慮將其打包起來，以將他們的第一個商用硬體推向市場。
DDR5的總體採用曲線預計將與早期DDR標準相似。也就是說，JEDEC預計DDR5將在硬體完成後的12到18個月內開始出現在終端設備中，並從那裡開始增加。儘管該小組沒有提供具體的產品指導，但他們非常清楚地表示，他們希望伺服器再次成為早期採用的推動力，尤其是在大型超大規模產品方面。英特爾和AMD都沒有正式宣布使用新內存的平台，但是在那一點上只是時間問題。
同時，他們期望DDR5的壽命周期與DDR4一樣長，甚至更長一些。DDR3和DDR4都享有大約7年的生命周期，並且DDR5應該具有相同的穩定性。而且，儘管無法完全清晰地看到數年，但此時JEDEC認為，由於技術行業的不斷成熟，DDR5的保質期將比DDR4長。當然，這是蘋果在同一年放棄英特爾的CPU，因此到2028年，一切皆有可能。
無論如何，隨著DDR5準備發布，可以期望主要的存儲器製造商繼續炫耀其原型和商用DIMM。隨著2021年正式開始採用，似乎明年將為伺服器市場以及最終的客戶端台式機市場帶來一些有趣的變化。
附JEDECDE DDR5演示PPT
收藏舉報投訴