世芯電子成功流片2nm測試晶片

10月30日消息，近日，高性能 ASIC 設計服務廠商世芯電子（Alchip）發布新聞稿稱，它已經成功流片了一款 2nm 測試晶片，預計明年第一季度將公布結果。目前，世芯正在與客戶積極合作開發高性能 2nm ASIC。

這兩項成績使世芯成為第一批成功採用革命性的納米片（或全能門 GAA）電晶體架構的 IC 創新者之一。該測試晶片具有高速 SRAM 和自動布局布線設計，以確保最佳性能。它還包括用於實時洞察的矽性能監控器，並將世芯的 Lite I/O 與共享和非共享電源域集成，使其能夠處理 3DIC 選項。

該測試晶片將為最新的納米片電晶體結構建立設計流程和方法。它還將從 2nm 工藝技術生成功率、性能和面積 （PPA） 數據。

世芯將其 2nm 測試晶片流片視為保持其高性能 ASIC 技術領先地位的關鍵一步，因為其結果將幫助公司為下一代 1.6nm（A16） 工藝技術的未來發展做好準備。雖然它是一個單片設計，但 世芯的 2nm 測試晶片集成並驗證了該公司的 AP-Link-3D I/O IP，可用於未來的 3DIC 小晶片系統設計。

「我們已經開始營業，並準備好滿足客戶的 2nm 需求。這款測試晶片展示了我們突破高性能計算和人工智慧設計界限的能力，」世芯首席技術官 Erez Shaizaf 說。

世芯總裁兼執行長 Johnny Shen 補充道：「我們的 2nm 測試晶片代表了技術的重大飛躍，表明我們已準備好參與最先進的 ASIC 開發。我們期待看到這一突破對半導體行業產生什麼影響。」

編輯：芯智訊-浪客劍