最近，晶片圈兒又有大新聞了。
佳能搞出了個新的晶片製造設備，不用光刻技術，就能造 5nm 的晶片。
而且說是再優化優化， 2nm 製程也不是啥大問題。
這可先把一眾網友們搞懵圈兒了，佳能怎麼不好好造相機，跑出來搞造晶片的機器了？
並且一出手就是 5nm 、 2nm 的。
而這，差評君就不得不先幫佳能找補幾句了，其實一直以來，佳能在晶片製造設備上都有布局，隔壁的尼康也是一個樣。
不過目前光刻機的頂尖技術一直都被 ASML 獨占，佳能眼看追不上，於是在研究光刻機的同時，又找了另外一條賽道：納米壓印。
這次新聞的主角，也正是這個 「 納米壓印 」 技術，反正消息一出，吃瓜群眾們的反應是最熱烈的。
像是什麼「 光刻機即將被取代，納米壓印戰未來 」 「 ASML 這下要慌了，被換賽道超車了 」 。。。各種討論看得人一片沸騰，好像光刻機這玩意兒，以後只能在廢品回收站里看到了似的。
差評君也去大致了解了一下，卻發現事情比想像中的複雜，且有趣。
首先這些年來，光刻機的發展已經逐漸走到一個瓶頸期，晶片製程的進步速度，也肉眼可見得變慢。
沒有對比就沒有傷害，反觀發展至今才二十多年的納米壓印技術，卻是一個 「 快 」 字了得，噌噌幾年就快要趕上光刻機的進度了。
對比上個世紀五十年代起步的光刻技術，速度直接翻了一倍多。
並且，新的納米壓印技術和光刻機相比，不但成本也降了，甚至製造工藝也賊簡單，更適合大規模生產。
這麼說吧，用光刻技術造晶片，總成本要是十塊，光刻技術就得花三塊，時間成本也占到總成本的一半。
對比之下，用納米壓印技術可以省掉將近三成的成本，要是晶圓吞吐量再提升一點，直接就能節省一大半的成本。
更重要的是，納米壓印技術的工藝非常簡單，跟蓋章一樣，像下圖這種印章各位差友們應該都見過或者玩過吧。
納米壓印的原理呢，和它差不多，只不過是迷你微縮版。
製造的過程統共就分兩步，一步造 「 印章 」 ，一步 「 蓋章 」 。
先在刻好電路的底板上噴塗印章所需的材料，等凝固後就是納米壓印的印章。
然後再在晶片上噴塗一層納米壓印膠，直接蓋章、等待凝固、脫模就 OK 了。
在造印章、蓋章的過程中，都不用替換工具，一個 「 噴頭 」 就能搞定，期間只需要更換裡面的材料。
而隔壁需要折來折去的 EUV 光刻技術，不僅要一個龐大的透鏡陣列來控制光線，並且要產生這個波長極短的極紫外光，還得大功率支撐著。
這樣對比之下，納米壓印技術簡直是集能耗小、工藝簡單、設備輕便等優點於一身，不少人都認為這會是最有可能替代 EUV 光刻的技術。
而且如今，納米壓印技術也已經發展出了不少分支，光是壓印方式就有三種：熱壓印、紫外壓印和微接觸壓印，其中紫外壓印常用在晶片製造中，在紫外光的照射下，壓印膠很容易凝固脫模。
根據固化方式、壓印面積等分類也衍生出了很多不同的工藝。
這些工藝，除了造晶片之外，還能用在 LED 、 OLED 、 AR 設備中。
可以說，在納米壓印這塊兒，已經有百花齊放，步入快車道的跡象了。
另外，整個晶片製造行業，對納米壓印技術的關注也不少。
從 2004 年開始，上面我們提到的佳能，就開始悄悄研究起了納米壓印。2014 年它收購了美國的一家納米壓印公司 Molecular Imprints（ 分子壓模 ），正式宣布進入納米壓印市場。
後來，它還和東芝（ 現在的鎧俠 ）合作，準備用納米壓印技術造 3D NAND 快閃記憶體，三星在買 EUV 設備的同時，也還在著手進行納米壓印技術的研發。
就連 SK 海力士也從佳能那邊買了納米壓印設備，準備搞 3D NAND 快閃記憶體生產測試，並計劃在 2025 年實現大規模量產。
如果能順利實現商業化的話， 200 層以上的 3D NAND 快閃記憶體生產效率會大大提高。
到時候，用納米壓印技術造 DRAM 、 CPU 等晶片自然也就不遠了。
在國內，納米壓印的市場也是發展得火熱，不少高校像復旦、北大等都有相關的研究。前幾天佳能官宣自家的納米壓印設備之後，還順帶拉動了國內相關概念股，匯創達盤中一度漲超 14% 。
國內的一些上市企業，比如美凱迪、奧比中光、騰景科技等也都在納米壓印相關行業有所布局，並且還在繼續搞相關技術的研發。
前期，市場火熱最直觀的體現就是在專利上，目前國內在納米壓印技術相關專利總數上排名第二，占比全球總數的 16% 。
所以說納米壓印技術，妥妥是目前的當紅辣子雞。
不過在差評君心裡還有個疑團，納米壓印技術這麼簡單，一句話就能解釋清楚原理，為啥這麼晚才被研究，不應該早就應用了嗎？
於是我又回過頭仔細研究了下納米壓印的工藝流程，發現納米壓印這技術，在一開始就卡了個大 BUG 。
而這 BUG ，也算是解答了差評君的疑問，那就是：光刻機到底會不會被取代、被淘汰？
還拿蓋印章的例子來說，用這種方法做晶片，第一步首先得做印章吧，但納米壓印做那個 「 印章 」 的模具是 1 ：1 的。
但要怎麼 「 挖出 」 印章里這種納米級的溝道？
（ 溫馨提示：當初就是因為挖不出納米級的溝道才搞出的光刻機，用 5 ：1 甚至 10 ：1 放大後的電路板光刻。 ）
所以能供納米壓印選擇的要麼是光刻，要麼就是實驗室里的電子束曝光以及聚焦離子束。
emmm 合著這一圈兒又回到起點了。。。
不過好在那個做印章的 「 模具 」 可以重複使用，不用大量生產，也算是另一種方式的節省成本，不然真就是脫褲子放屁。
當然，除了這個大 BUG 外，納米壓印還有不少的技術難題等著解決。
平時我們自己玩印章的時候都避免不了印的不均勻，或者缺邊少角的。
而在納米尺度下的納米壓印技術，這些情況就更不能避免了，像下面這些兩邊高度不一、印章變形、沒有完全契合的現象都是很常見的殘次品。
要避免這些殘次品的出現，就得在技術上下功夫。
首先就是噴塗過程，也就是在晶片上噴塗納米壓印膠，在這個過程中，噴塗的厚度、均勻度等都有著嚴格的要求，並且還不能有氣泡、灰塵進入，一旦進入直接就報廢了。。。
解決辦法目前都是在壓印過程下功夫，局部加熱不均勻的部分，好讓印章和印膠嚴密貼合。
還有就是脫模過程，為了能讓壓印膠更好的脫模，業內一般都會在膠上面搞上一層納米級別的抗粘性材料。
這雖然好脫模了，但這種抗粘性材料還會和模具發生摩擦啥的，模具的壽命也會因此縮短。
另外還有壓印膠材料、模具材料的選擇，模具定位及套刻精度，精確控制等等一系列問題。
這些零碎的技術難題，體現到產品上就是良率的問題。
所以，要實現納米壓印晶片量產就繞不開這些問題，而要解決這些問題，大量的研發以及試錯成本少不了，這一切，都需要時間來支撐。
最後，再回到開頭說的納米壓印能不能取代光刻機的問題上。
相信看到這裡的朋友們心裡應該都有答案了：肯定不會，畢竟納米壓印在第一步就繞不開光刻技術。
更重要的是，差評君覺得，這兩種技術之間的關係並不是非此即彼，與其說納米壓印會取代光刻機，不如說納米壓印是光刻技術的延伸。
就像二十世紀通用工具機一樣，一開始它們只生產產品，後來轉向生產專用工具，專用工具再生產產品，不僅擴大了產能，還降低了成本。
或許未來有一天，光刻機也會迎來這樣的角色轉變，到時候，說不定晶片製造業，已經完成了新一輪的革新。
撰文：松鼠 編輯：江江&鶴然 封面：煥妍
圖片、資料來源：
果殼硬科技 | 納米壓印光刻，能讓國產繞過 ASML 嗎
semiengineering | Nanoimprint Finally Finds Its Footing
半導體行業觀察 | 納米壓印，終於走向台前？