信號的上升時間，對於理解信號完整性問題至關重要，高速pcb設計中的絕大多數問題都和它有關，，很多信號完整性問題都是由信號上升時間短引起的，你必須對他足夠重視。
信號上升時間並不是信號從低電平上升到高電平所經歷的時間，而是其中的一部分。對於信號上升時間通常有兩種：第一種定義為10-90上升時間，即信號從高電平的10%上升到90%所經歷的時間。另一種是20-80上升時間，即信號從高電平的20%上升到80%所經歷的時間。兩種都被採用。
帶寬是指被測信號幅值衰減到0.707倍時對應的頻帶寬度。幅度的平方即為功率，平方後為0.5倍，帶寬也即功率衰減到一半時的頻帶寬度。
重要的是我們必須建立這樣的概念：上升時間對電路性能有重要的影響，只要小到某一範圍，就必須引起注意，哪怕是一個很模糊的範圍。沒有必要精確定義這個範圍標準，也沒有實際意義。因此只需記住，現在的晶片加工工藝使得這個時間很短，已經到了ps級，你應該重視他的影響的時候了。
隨著信號上升時間的減小，反射、串擾、軌道塌陷、電磁輻射、地彈等問題變得更嚴重，噪聲問題更難於解決。
信號上升時間的減小，從頻譜分析的角度來說，相當於信號帶寬的增加，也就是信號中有更多的高頻分量，正是這些高頻分量才使得設計變得困難。互連線必須作為傳輸線來對待，從而產生了很多以前沒有的問題。因此，學習信號完整性，你必須有這樣的概念：信號陡峭的上升沿，是產生信號完整性問題的罪魁禍首。
對於數字電路，輸出的通常是方波信號。方波的上升邊沿非常陡峭，根據傅立葉分析，任何信號都可以分解成一系列不同頻率的正弦信號，方波中包含了非常豐富的頻譜成分。如下圖周期性方波信號的傅立葉級數展開為
可以用實驗來直觀的分析方波中的頻率成分，看看不同頻率的正弦信號是如何疊加成為方波的。下圖是7次諧波合成的波形，21次諧波合成的波形以及41次諧波合成的波形。這裡可以直觀的看到：疊加的諧波成分越多，波形就越像方波。
因此如果疊加足夠多的諧波，我們就可以近似的合成出方波。下圖是疊加到217次諧波後的波形。已經非常近似方波了，不用關心角上的那些毛刺，那是著名的吉博斯現象，這種仿真必然會有的，但不影響對問題的理解。這裡我們疊加諧波的最高頻率達到了21.7GHz。
在通過下圖我們可以看到，諧波分量越多，上升沿越陡峭。或從另一個角度說，如果信號的上升邊沿很陡峭，上升時間很短，那該信號的帶寬就很寬。上升時間越短，信號的帶寬越寬。紅色是基頻+3次諧波+5次諧波+7次諧波後的上升邊沿，黑色是一直疊加到217次諧波後的波形上升邊沿。
這裡說一下，最終合成的方波，其波形重複頻率就是100MHz。疊加諧波只是改變了信號上升時間。信號上升時間和100MHz這個頻率無關，換成50MHz也是同樣的規律。如果你的電路板輸出數據信號只是幾十MHz，你可能會不在意信號完整性問題。但這時你想想信號由於上升時間很短，頻譜中的那些高頻諧波會有什麼影響？記住一個重要的結論：影響信號完整性的不是波形的重複頻率，而是信號的上升時間。
文章整理自網絡
點擊下面「了解更多」有當今最有用的各種電路設計軟體下載！你需要的軟體都在這