和多數材料專業畢業生不同的是，美國加州大學聖地亞哥分校博士畢業生張子辰從畢業之後，就加入了工業界。
目前，他在美國應用材料公司（Applied Materials）擔任工藝整合工程師一職。
圖 | 張子辰（來源：張子辰）
前不久，他和合作者基於氮化矽薄膜的固態轉移摻雜技術，開發出一種碳納米管 N 型場效應電晶體，它能與電晶體的延伸區直接接觸。
研究中，他們獲得了 P 型和 N 型的場效應電晶體，這些電晶體的器件結構，讓其可以更準確地提取固有器件參數。
同時，本次工作也解決了碳納米管均勻可控的摻雜問題，能幫助人們更好地提升碳納米管半導體器件的性能。
當前半導體製程面臨著諸多挑戰
最近幾年，即便是非專業群體對於半導體也能做到略知一二。半導體製程是現代科技和信息社會的關鍵基石，推動著電子設備的創新與普及。
當前，半導體技術的不斷進步推動著計算機、通信、醫療、能源等領域的發展，成為全球經濟的支柱產業。
然而，隨著技術的演進，半導體製程面臨著諸多挑戰，包括尺寸縮小難度、成本上升、功耗和散熱問題、全球供應鏈壓力等。
為了克服這些挑戰，不少半導體公司已經開始採用全新的全圍柵製程（Gate-All-Around，GAA）。
該製程的優勢在於採用全圍柵的設計，能夠提供更好的電流控制和功耗效益，允許實現更小尺寸的電晶體，從而提高集成度和性能。
此外，GAA 結構可以抑制傳統結構中常見的效應，比如漏致勢壘降低效應（DIBL，Drain-Induced Barrier Lowering），故能進一步提高器件性能和穩定性。
然而，GAA 製程也面臨一些劣勢，包括新技術引入的不確定性、製程複雜度提高可能導致製造和設計上的困難，以及成本上升等挑戰。為了應對這些問題，開發新的半導體材料顯得尤為重要。
憑藉獨特的電學性能比如卓越的電荷載流子遷移率、高注入速度和微小的直徑，單壁碳納米管（SWCNTs，SiNgle walled carbon nanotubes）被認為是一種理想的通道材料，有望用於製造高性能、低功耗的半導體器件。
低維半導體特別是一維碳納米管，由於其出色的遷移率和注入速度、以及僅有一納米厚直徑，是高度縮小電晶體和高性能電晶體的理想通道材料，並有望將金氧半場效電晶體的柵長，縮小至矽基電晶體的極限以下。
未來，碳納米管電晶體有望用於製造更小、更快、更節能的半導體器件，推動計算機技術的進步。此外，由於其出色的柔性和透明性，碳納米管還可應用於柔性電子學、可穿戴設備和柔性顯示屏等領域。
在能源存儲和轉換領域，碳納米管也被探討用於製造高效的太陽能電池和超級電容器。總體而言，碳納米管電晶體的潛在應用涵蓋電子技術、柔性電子學和能源等領域。
（來源：Nature Electronics）
單壁碳納米管：高性能電晶體的理想材料
基於此，在此前一項研究中張子辰和合作者深入探討了單壁碳納米管作為高性能電晶體理想材料的潛力。
研究中，他們在接觸電阻和頂柵介電層等方面，實現了超低的接觸電阻、以及超薄的高電容頂柵介電層。
然而，碳納米管半導體器件在實際應用中仍然面臨一個重要挑戰，即如何有效地進行碳納米管的摻雜。
碳納米管摻雜的好與壞，會直接影響器件性能和可靠性。此前，在納米管半導體材料的摻雜上，主要存在以下幾個挑戰：
其一，局部摻雜技術的可行性：實現準確的局部摻雜是一項具有挑戰性的任務。對碳納米管進行精確的局部摻雜，可以實現電學性質的調整，期間涉及到選擇適當的摻雜劑、摻雜濃度和摻雜位置。
同時，確保這些過程對於納米管整體結構和性能的影響最小化，也是一個複雜的問題。
其二，摻雜一致性：在製造過程中，確保在不同器件之間和同一器件內部實現一致的摻雜水平是至關重要的。器件一致性的差異可能導致性能不穩定和設備之間的差異，進而限制器件的可重複性和大規模生產的可能性。
其三，摻雜劑選擇：只有選擇適當的摻雜劑，才能實現所需要的電學性能。然而，一些傳統的摻雜劑並不適用於碳納米管，因為其結構和電學特性，幾乎完全迥別與傳統半導體材料。因此，必須尋找適用於碳納米管的新型摻雜方法和材料。
其四，摻雜引起的雜質和缺陷：摻雜過程中可能會引入雜質和缺陷，這可能會在一定程度上影響納米管的導電性能。所以，需要找到新的摻雜方法，以便最大程度地降低對於碳納米管結構的不利影響。
其五，工藝一致性：在製造過程中保持一致的工藝條件，對於摻雜的成功起著重要作用。溫度、化學氣體或其他製造參數的變化，可能會導致摻雜水平的變化，從而影響器件的性能。
基於此在近期一項研究中，對於在引入擴展摻雜的時候，那些與局部柵極有關的所有挑戰比如寄生電容和設計複雜性等，張子辰和合作者進行了詳細分析。
隨後，他們提出一種頂柵互補碳納米管金屬-氧化物-半導體場效應電晶體結構（Top Gate complementary CNT MOSFETs）。
在該結構之中，通過將摻雜僅僅局限在延伸部分，而在通道保持未摻雜的方法，課題組實現了器件極性的有效控制，並實現了 P 型和 N 型半導體器件的性能匹配。
例如，它們的閾值電壓分別為 0.29V 和-0.25V，開啟電流分別為 10.5μA 和 12μA 並且，這種方法與當前的半導體製程相互兼容。
圖 | 器件結構和電學特性（來源：Nature Electronics）
對於這種性能上的匹配來說，只需通過修改延伸區域的摻雜就能實現。同時，採用這種方法也能實現器件其他部分的匹配，比如柵極、接觸電極、通道和襯底等。
由於延伸區域的摻雜是局部性的，因此通道可以保持未摻雜的狀態，這也是 N 型和 P 型器件均能兼容互補金屬氧化物半導體（CMOS，Complementary Metal Oxide Semiconductor）閾值電壓的關鍵所在。
此外，量化場效應電晶體通道中的載流子密度和遷移率，對於理解和優化器件的性能指標也是至關重要。
然而，由於此前的器件結構普遍存在大量寄生電容，導致很難獲取碳納米管中柵極-通道的電容。因此，迄今為止人們依舊未能直接測量碳納米管通道中的載流子電荷。
通常情況下，通過使用載流子的遷移率，可以擬合直流 I-V 的特性，從而估算出載流子密度。
而在本次研究之中，課題組通過一系列的技術手段，以及設計全新的器件結構，讓寄生電容得到有效限制，並將對於柵電容的影響降到最低，從而能夠直接測量通道電荷。
頂柵金屬-氧化物-半導體場效應電晶體架構，具有局部固態延伸摻雜的特點，憑藉這一架構課題組消除了金屬電極的重疊、以及相關的寄生電容。
此外，他們還使用高電阻率的矽襯底，以便實現最小化的寄生襯底電容。同時，其還在晶片上實現了零開路和零短路的校準結構，讓所測得的 Cg-Vg 特性，能與任何剩餘的寄生電容分量分離。
通過此，在 100kHz 到 1MHz 的頻率範圍內，該團隊獲得了具有高置信度的 Cg-Vg 數據。
此外，為了更深入地理解此次觀察到的實驗現象，其採用半導體工藝模擬技術，來對摻雜機制進行探究，藉此提取出與電荷轉移摻雜相關的氮化矽缺陷密度。同時，其還將實驗結果與高度縮小的器件要求進行對比。
另據悉，本次項目的研發期剛好趕上疫情，大部分實驗室被迫關閉。後來，張子辰弄到了特殊通行證，那三個月他一個人在超凈間裡默默地做實驗和分析數據。
但是，介電層的實驗一直不見起色，試了幾百個不同的配方，還是無法得到想要的成果。「當時我的教授還有合作公司都決定終止這個項目。我堅持說再試一試，結果就在項目即將截止的兩周前，我做出了想要的結果，也讓這個項目才得以保留。」他說。
最終，相關論文以《具有局部固態擴展摻雜的輔助碳納米管金屬-氧化物-半導體場效應電晶體》（Complementary carbon nanotube metal–oxide–semiconductor field-effect transistors with localized solid-state extension doping）為題發在 Nature Electronics[1]。
張子辰是第一作者，台積電工程師馬蒂亞斯·帕薩里克（Matthias Passlack）擔任共同通訊作者。
圖 | 相關論文（來源：Nature Electronics）
總的來說，本次工作主要基於網狀納米管的研究，目前他們已經開始著手於單根納米管特性的研究。如果可以對單根納米管進行研究，就可以了解碳納米管的具體性質，這可以大大增加對於這種材料的理解，從而更好地提升材料性能。
參考資料：
1.Zhang, Z., Passlack, M., Pitner, G.et al. Complementary carbon nanotube metal–oxide–semiconductor field-effect transistors with localized solid-state extension doping. Nat Electron 6, 999–1008 (2023). https://doi.org/10.1038/s41928-023-01047-2