12月28日消息，據外媒tomshardware報道，晶圓代工大廠台積電在IEDM大會上分享了其最新的Roadmap，計劃在2023年推出1nm級的A10製程，實現單個晶片上集成200億個電晶體，並依託於先進封裝技術，實現單個封裝上集成1萬億個電晶體的目標。
具體來說，根據台積電的計劃，首先會在2025年量產2nm級的N2製程，2026年左右量產N2P製程，屆時將會採用新的通道材料、EUV、金屬氧化物ESL、自對齊線w / Flexible Space、低損傷/硬化Low-K & 新型銅填充等技術，將實現單顆晶片集成超過1000億個電晶體，同時藉助先進的3D封裝技術，實現單個封裝集成超過5000個電晶體。
在2027年之後，台積電還將量產1.4nm級的A14製程，2030年將量產1nm級的A10製程，實現單晶片集成超過2000億個電晶體，藉助3D封裝技術，實現單個封裝內集成超過1萬億個電晶體。
雖然近年來，摩爾定律的推進持續放緩，但是台積電深信，隨著2nm、1.4nm和1nm製程推出，未來五六年內，半導體晶片仍能在性能、功耗和電晶體密度進一步提升。
目前市場上最複雜的單片處理器之一就是英偉達（Nvidia）的GH100，擁有800億個電晶體。台積電錶示，不久將出現更複雜的單晶片，電晶體數量將超過1000億個，但製程上會越來越複雜，成本也會變高，因此許多公司會選擇多晶片封裝設計，如AMD MI300X和英特爾Ponte Vecchio就由幾十個晶片組成。
編輯：芯智訊-浪客劍