在NAND FLash領域，三星電子將在2022年底推出200層或更多層的第8代NAND快閃記憶體。據businesskorea的報道，有業內人士認為，三星已經通過「雙棧」的方式獲得了256層技術。用於連接單元的孔越少，晶片丟失的數據就越少。因此，單棧技術比雙棧技術更先進。然而，100層被認為是單棧技術的技術極限。目前，三星電子是世界上唯一一家可以使用單堆疊方式堆疊超過 100 層（128 層）的晶片製造商。全球第二大 NAND 快閃記憶體生產商 SK 海力士和美國美光科技一直在使用雙堆棧技術堆疊72層或更多層。

業內人士預測，三星電子將加快200層以上NAND快閃記憶體的量產步伐，他們表示三星電子將成為第一家通過在128層單堆棧中增加96層來發布224層NAND 快閃記憶體的晶片製造商。與 176層相比，224層NAND快閃記憶體的生產效率和數據傳輸速度將提高30%。

美光正在批量生產176層的快閃記憶體晶片，這是其第五代3D NAND。3D NAND是通過在垂直堆棧中將多組單元相互層疊來製造的。美光近日表示，其正在開發232層的3D NAND，並聲稱其232層技術代表了世界上最先進的NAND，路線圖規劃到了500層（但沒具體指明時間表）。

美光的232層NAND晶片採用3D TLC架構，原始容量為1Tb (128GB)。該晶片基於美光的 CuA（CMOS under array）架構，並使用 NAND串堆疊技術在彼此之上構建兩個3D NAND陣列。CuA的設計加上232層的NAND將大大減少美光1Tb 3D TLC NAND存儲器的裸片尺寸，這將降低生產成本，使美光能夠具有晶片定價權。

（圖片來源：美光）

西部數據和鎧俠近日表示，他們正在構建162層的NAND，該公司計劃在2022年底推出其第6代 BiCS。西部數據聲稱他們將通過使用新材料來縮小存儲單元的尺寸，從而縮小晶片尺寸。西部數據計劃將這些晶片用於從USB驅動器到PCIe 5.0 SSD的等多種產品中。

資料來源：西部數據

此外，西部數據還將於2024年推出具有超過200層的BiCS+內存，與BiCS6相比，它的每個晶圓的位數將增加55%，傳輸速度提高60%，寫入速度提高15%。值得注意的是，BiCS+僅用於數據中SSD，因為該公司計劃為消費者存儲提供不同級別的2xx層 NAND，稱為BiCS-Y。除此之外，西部數據還表示，他們正在研究多種技術以提高密度和容量，包括 PLC，並計劃在2032年構建500層以上的NAND。

SK海力士在200層的跨越上可能稍微晚些，目前為止SK海力士最新的3D NAND是512Gb 176層堆疊的3D NAND，不過早在去年3月份的IEEE IRPS上，SK海力士CEO李錫熙就已經展望到600層。

國內方面主要競爭者是長江存儲，長江存儲這幾年的發展很快，此前長江存儲CEO楊士寧層表示：「長江存儲用短短3年時間實現了從32層到64層再到128層的跨越。長江存儲3年完成了他們6年走過的路」。而現在，據Digitimes的報道，業內人士透露，長江存儲最近已向少數客戶交付了其內部開發的192 層3D NAND快閃記憶體樣品。

這些巨頭廠商清晰明確的NAND路線圖也證明了NAND 和 SSD 市場的技術健康和活力。總體而言，NAND快閃記憶體供應商都準備在2022年底至2023年之間推出其200 層以上的晶片產品，這是該行業向更高密度3D NAND 快閃記憶體過渡的里程碑。

二、拼資本支出，拼產能

對於存儲廠商來說，重資本是行業的特點，產能的保障也是企業保持致勝的一大關鍵。而隨著NAND快閃記憶體供應商加入200層以上NAND快閃記憶體晶片的競爭，必將需要新的晶圓廠和新設備。

IC Insights預測今年NAND快閃記憶體資本支出將增8%至299億美元，超過2018年278 億美元的歷史新高。快閃記憶體資本支出在2017年飆升，當時該行業向3D NAND過渡，此後每年資本支出都超過200億美元。299億美元的支出占2022年整個IC行業1904億美元資本支出預測的16%，僅落後於代工部門，該部門預計將占今年行業資本支出的41%。

來源：IC insights

新的和最近升級的NAND快閃記憶體工廠包括三星的平澤P1和P2（也用於 DRAM 和代工），以及三星在中國西安的二期投資；鎧俠在日本岩手的 Fab 6 (Flash Ventures) 和 Fab K1；美光在新加坡的第三家快閃記憶體工廠。SK海力士為其 M15 工廠的剩餘空間配備了 NAND快閃記憶體。

此外，據TheElec獲悉，三星計劃於今年5月初在其平澤工廠的新先進晶圓廠P3上安裝晶圓廠設備，該公司的目標是在今年下半年內完成工廠的建設，消息人士稱，三星將首先在5月的第一周為NAND快閃記憶體生產安裝晶圓廠設備。P3是一家混合工廠，將同時生產存儲晶片和邏輯晶片，其中就包括第七代176層V-NAND晶片。預計三星未來幾年將在P3上花費至少30萬億韓元到近50萬億韓元。

而SK海力士也在大連建設新的3D NAND快閃記憶體晶圓廠，該項目於5月16日開工。2021年底，SK海力士完成了收購英特爾NAND快閃記憶體及SSD業務案的第一階段，從英特爾手中接管了SSD業務及其位於大連的NAND快閃記憶體製造廠的資產。為加快推動項目發展，所以SK海力士決定在大連繼續擴大投資並建設新工廠。

DRAM廠商拼什麼？

不可不爭的EUV

隨著DRAM要想進入到10nm工藝一下，EUV儼然已成必不可少。我們也看到，三星、SK海力士和美光這三大DRAM廠商已經先後擁抱了EUV技術。

三星電子基於極紫外（EUV）光刻技術的1z-nm工藝的DRAM已於今年2月份完成了量產。半導體分析機構TechInsights拆解了採用EUV光刻技術和ArF-i光刻技術的三星1z-nm工藝DRAM，它認為該技術提升了三星的生產效率，並減小了DRAM的核心尺寸。DRAM 單元尺寸和 D/R 縮放最近越來越難，但三星將 D1z 的 D/R 降低到 15.7 nm，比 D1y 縮小了 8.2%。據了解，三星還將繼續為下一代DRAM增加EUV步驟。上文中提到的三星的P3工廠也將採用EUV工藝生產10nm DRAM。

三星 DRAM 單元尺寸趨勢，D3x 到 D1z

（圖源：TechInsights）

美光有望從2024年開始生產基於極紫外 (EUV) 光刻工藝的DRAM 晶片，在1γ(Gamma)節點的有限的層數中部署 EUV，然後會將其擴展到具有更大層採用率的1δ(Delta)節點。旨在通過允許製造更小的晶片特徵來保持摩爾定律的存在。這一舉措有望幫助其在技術上保持領先於競爭對手。

SK海力士也引入了EUV光刻設備來解決以往DUV光刻的局限性，製程工藝能輕鬆達到10nm以下，以此來提升生產效率。2021年2月1日，SK海力士完成首個用於DRAM的EUV晶圓廠M16，並引進了EUV光刻設備。2021年7月，SK海力士宣布量產了1anm工藝的8千兆的LPDDR4 EUV DRAM。

3D堆疊成為DRAM新未來

但是對於DRAM來說，目前業界的共識或者面臨的挑戰是，在平面工藝下，DRAM最重要也最艱難的挑戰，就是儲存電容的高深寬比，儲存電容的深寬比通常會隨著組件工藝微縮而呈倍數增加，也就是說，平面DRAM的工藝微縮會越來越困難，即使是通過極紫外光刻 (EUV) 工藝，也不足以為整個未來十年提供所需的位密度改進。因此，主要設備供應商和領先的DRAM製造商正在考慮將單片3D DRAM（類似 3D NAND）作為長期擴展的潛在解決方案。

據了解，3D DRAM是將存儲單元（Cell）堆疊至邏輯單元上方以實現在單位晶圓面積上產出上更多的產量，這樣3D DRAM就可以有效地解決平面DRAM的挑戰。除了晶圓的裸晶產出量增加外，使用3D堆疊技術也能因為可重複使用儲存電容而有效降低 DRAM的單位成本。

在這其中，HBM（High Bandwidth Memory，高帶寬存儲器）技術可謂是DRAM從傳統2D向立體3D發展的主要代表產品，使DRAM開啟了3D化道路。HBM是通過TSV技術進行晶片堆疊，以增加吞吐量並克服單一封裝內帶寬的限制。HBM能充分利用空間並縮小面積，並且突破了內存容量與帶寬瓶頸。

據Yole的觀點和預測，這種新穎的3D技術將在2029-2030年期間進入市場。在此之前，我們預計混合鍵合系統可能會開始滲透 DRAM 設備市場，用於製造3D堆疊 DRAM，例如高帶寬內存 (HBM)，可能從HBM3+一代開始。

寫在最後

現在諸如數據中心、汽車、5G等對內存的需求越來越大，要求也越來越高，技術的演進也一直在滾滾向前。不同時代，不同需求下，這些存儲廠商們總能研發出新的技術來滿足時代的發展。當然新型存儲也是時代發展的產物，它們不是為了取代現有的存儲解決方案，而是在延遲、生產力等方面對現有的存儲進行很好的補充。最後說一句，存儲是不得不發展的國家戰略性高技術產業，我國應該抓住存儲器技術發展多元化的新機遇，實現突破。

來源：內容由半導體行業觀察（ID：icbank）原創，作者：杜芹，謝謝。